书目详细信息
： 高速串行收发器原理及芯片设计:基于JESD204B标准
书目信息 机读格式(MARC)
| ISBN/价格： | 978-7-03-066479-2:CNY89.00 |
|---|---|
| 作品语种： | chi |
| 出版国别： | CN 110000 |
| 题名责任者项： | 高速串行收发器原理及芯片设计/.唐枋，李世平，陈卓著 |
| 出版发行项： | 北京:,科学出版社:,2022.03 |
| 载体形态项： | 170页:;+图:;+26cm |
| 提要文摘： | 本书研究JESD204B协议的基本内容，整理其关键技术，分析204B控制器的确定性延迟机制，探讨收发器PHY的系统结构和重要的参数设置。分别针对发送端和接收端，详细分析和描述JESD204B控制器的协议与数字电路设计实现。最后，介绍了基于混合信号的JESD204B收发器的系统仿真方案和关键仿真结果。 |
| 题名主题： | 可编程序逻辑阵列 系统设计 |
| 中图分类： | TP332.1 |
| 个人名称等同： | 李世平 著 |
| 个人名称等同： | 陈卓 著 |
| 个人名称等同： | 唐枋 著 |
| 记录来源： | CN LNBF 20220905 |